首頁->產品與設計->ASIC 設計->簡介

  • 迪文IC設計研發起步于2011年,憑借對市場和技術的深度理解和創新管理機制,從最初的ODM外協設計到2016年發布第一顆完全自主設計的T5高性能雙核8051 ASIC只用了短短5年時間。
  • 迪文的ASIC設計主要面向高可靠性要求的工業應用,基于迪文優化的高速、低功耗、單指令8051核和迪文32位高性能RISC CPU核做為平臺來進行IP資源整合,采用40nm及以下的工藝制程。

迪文t5處理器

T5是迪文針對工業和消費類雙面應用而設計的高集成度、低成本、低功耗、高可靠性、雙核9051CPU,于2017年6月量產,當年出貨即超過100萬顆。采用TSMC 40nm 工藝,LQFP128封裝,主要用于中小尺寸智能屏的單IC解決方案、DCS系統控制單元、人工智能系統的基礎單元模塊處理器。

T5系列智能屏應用ASIC

T5 T5L T5G
工藝 40nm 55nm 55nm
CPU 8051*2 8051*2 DWIN RISC+8051*2
RAM 1.25MB SRAM 5MB SRAM 32MB DDR
FLASH 1MB 2MB 3MB
速度 600MHz 250MHz 800MHz/250MHz
MDU 64bit整數 64bit整數 64bit整數和浮點
顯示支持 1920*[email protected] 1440*[email protected] 1920*[email protected]
JPEG解壓縮 軟件 硬件 硬件
流媒體播放 不支持 不支持 支持
主要特點 低功耗、高可靠性 低成本 高集成度、高性價比
量產時間 MP(2017年6月) 2019年Q1 2019年Q4

T5L

T5L采用55nm工藝,是T5的降頻低成本版本,并集成了8通道12bit AD,針對有精美UI需求的中小尺寸消費類智能屏和整體解決方案應用設計。T5L采用JPEG模式存儲圖片、圖標,用小容量SPI Flash取代昂貴的NAND Flash,使得基于T5L的智能屏(DGUS II開發方式)整體成本大幅度降低,預計4.3英寸800*480 分辨率IPS全視角電阻觸摸屏單價低至50元以內,7英寸IPS全視角電阻觸摸屏單價低至100元以內。T5L已于2018年底正式研發成功,于2019年Q1量產。

T5G

T5G采用55nm工藝,是T5L的流媒體播放升級版,并把主CPU升級為迪文自主架構的32bit RISC核(處理速度800MIPS,支持64bit硬件浮點和2D/3D圖像處理加速)以提升圖像處理和識別的能力。基于T5G CPU設計的智能屏產品可充分滿足視頻監控、廣告播放等功能需求,完美解決現有安卓方案價格高、更新換代頻繁、維護成本高等難題。預計T5G及相關產品將于2019年Q4量產。

迪文G5處理器

G5是迪文針對進化算法,面向工業和汽車應用設計的多核人工智能系統專用CPU,將于2018年底量產。 G5采用1+16的多核架構,主CPU采用迪文自主設計的低功耗、高性能32bit RISC架構,針對AI進化以及數據處理的濾波器、超定方程求解和數值分析做了硬件加速,搭配SIP封裝的1800MHz DDR3存儲器,峰值運算速度超過100億次/秒。

G5集成了先進的流媒體處理器,支持高達2K分辨率的H.265視頻編解碼和2D/3D顯示加速,并針對DGUS系統硬件優化。

G5在音視頻處理、識別和自學習智能控制器上將有很好的表現,基于G5 CPU的DGUS III系統將會使工業人機交互邁上一個全新的臺階。

迪文K5處理器

K5是采用64bit ARM架構的多核CPU,用于運行通用OS的工業計算平臺,預計在2019年年初發布

湖北省30选5开奖号码